Alberto Ros Bardisa

Biografía | Investigación | Estudiantes | Charlas | Herramientas y código | Docencia | Idioma

Las presentaciones que he impartido en las conferencias listadas en "Investigación" están disponibles bajo petición.

Charlas invitadas

• "Boosting Data Centers Performance with the Entangling Instruction Prefetcher". The 6th Workshop on Hot Topics on Data Centers, Pekín, China. Diciembre, 2021. [PDF]
• "Entangling prefetchers". ECEN Computer Engineering Systems Group Seminar, TEXAS A&M UNIVERSITY, Texas, EEUU. Octubre, 2021. [PDF]
• "Advances in Prefetching Mechanisms and Memory Consistency Speculation". Apple, California, EEUU. Noviembre, 2020.
• "The Future of Computer Architecture". Huawei, Zurich, Suiza. Noviembre, 2020.
• "Entangling Prefetchers". Intel, Oregón, EEUU. Julio, 2020.
• "Non-Speculative and Invisible Reordering of Memory Operations". IMDEA Software Institute, Madrid, España. Marzo, 2020.
• "Non-Speculative and Invisible Reordering of Memory Operations". DOCS Seminar, Uppsala, Suecia. Abril, 2019.
• "Non-Speculative Coalescing in Total Store Order". Intel, Oregón, EEUU. Octubre, 2018.
• "Non-speculative memory reordering with strong consistency". , Estocolmo, Suecia. Noviembre, 2017. [PDF]
• "Non-speculative load-load reordering in TSO". ICSA Seminar University of Edinburgh, Reino Unido. Octubre, 2017. [PDF]
• "Racer: TSO-Consistency Cache Coherence". NUMAScale, Oslo, Noruega. Noviembre, 2016. [PDF]
• "VIPS: Simple, Efficient, and Scalable Cache Coherence". Research Seminar, Barcelona Supercomputer Center, España. Diciembre, 2015. [PDF]
• "Private/Shared Classification in Complexity-Effective Coherence Protocols". Nvidia, Santa Clara, California, EEUU. Octubre, 2015. [PDF]
• "Efficient and Scalable Cache Coherence for Many-Core Architectures". Uppsala University, Suecia. Mayo, 2011. [PDF]
• "Efficient and Scalable Cache Coherence for Many-Core Architectures". Research Seminars University of Manchester, Reino Unido. Mayo, 2011. [PDF]

Clases invitadas

• "Cache coherence, memory consistency, and their interaction". UPMARC Multicore Computing Summer School, Uppsala, Suecia. Junio, 2017. [PDF]
• "Aspectos de Diseño de Protocolos de Coherencia de Caches en Manycores". Seminarios Avanzados, Máster Universitario en Ingeniería de Computadores y Redes, Universidad Politécnica de Valencia, España. Febrero, 2016. [PDF]
• "Aspectos de Diseño de Protocolos de Coherencia de Caches en Manycores". Seminarios Avanzados, Máster Universitario en Ingeniería de Computadores y Redes, Universidad Politécnica de Valencia, España. Febrero, 2015. [PDF]